과제 상세정보
목록효율적인 칩 설계를 위한 인공지능 배치 및 배선 시스템 개발
작성자
관리자
조회수
52
등록일
2024-05-21
사업 정보
| 내역사업 | 기본연구(1년~5년) |
|---|
과제 기본정보
| 과제명 | 효율적인 칩 설계를 위한 인공지능 배치 및 배선 시스템 개발 | ||||
|---|---|---|---|---|---|
| 과제고유번호 | 1345315973 | ||||
| 부처명 | 교육부 | ||||
| 시행계획 내 사업명 | |||||
| 시행계획 내 사업유형 | 예산출처지역 | 대전광역시 | 사업수행지역 | 대전광역시 | |
| 계속/신규 과제구분 | 계속과제 | 이전연도 과제번호 | 1345293304 | ||
| 과제수행연도 | 2020 | 총연구기간 | 2018-06-01 ~ 2023-05-31 | 당해연도 연구기간 | 2020-03-01 ~ 2021-02-28 |
요약 정보
| 연구목표 | 본 연구는 설계자가 보다 빠르고 효율적으로 칩 설계를 진행할 수 있는 맞춤형 표준 셀 라이브러리 및 이를 자동으로 생성하는 시스템을 개발하고 설계자들이 손쉽게 사용하도록 시스템을 구축하는 것을 목표로 한다. 반도체 설계를 진행하는 과정은 크게 아날로그 설계 방법과 디지털 설계 방법으로 구분되며 각각의 설계 방법은 분리되어 진행되고 있다. 최근 두 가지 설... | ||
|---|---|---|---|
| 연구내용 | 본 연구에서는 디지털 설계 기법과 아날로그 설계 기법의 장점을 결합하여 Intelligence Place & Route System을 개발하고 이를 통한 설계 과정을 간소화 하여 전체 설계 시간을 단축하고자 한다. Intelligence Place & Route System은 다음과 같은 특징을 갖는다. ○ GDS Decoder & Encoder Grap... | ||
| 기대효과 | 본 연구는 디지털 설계와 아날로그 설계 방법의 장점은 혼합하고 단점은 보완하여 새로운 방식으로 칩을 설계할 수 있는 방법을 제시한다. 공정사에서 제공되는 Cell를 단순 조합하는 방식으로 설계를 진행하는 기존 디지털 설계 방식에서 벗어나 설계자가 원하는 형태로 Standard Cell을 재구성할 수 있으며 이를 기존 설계 Flow 에 그대로 적용하는 것도... | ||
| 키워드 | 표준 셀 라이브러리,칩 설계,반도체 설계,배치 및 배선,자동 배선,자동 배치 | ||
위탁/공동여부 정보
| 단독연구 | 기업 | 대학 | 국공립(연)/출연(연) | 외국연구기관 | 기타 |
|---|---|---|---|---|---|
|
기술 정보
| 연구개발단계 | 기초연구 | 산업기술분류 | |
|---|---|---|---|
| 미래유망신기술(6T) | IT(정보기술) | 기술수명주기 | |
| 연구수행주체 | 학 | 과학기술표준분류 | 인공물 > 전기/전자 > 반도체소자·회로 > SoC |
| 주력산업분류 | 적용분야 | 전문, 과학 및 기술서비스업 | |
| 중점과학기술분류 | 과제유형 |
과제수행기관(업) 정보
| 과제수행기관(업) 정보 | 과제수행기관(업)명 | 한국과학기술원 | 사업자등록번호 | |
|---|---|---|---|---|
| 연구책임자 | 소속기관명 | 한국과학기술원 | 사업자등록번호 | |
| 최종학위 | 박사 | 최종학력전공 | 공학 |
사업비
| 국비 | 50,000,000 | 지방비(현금+현물) | 0 |
|---|---|---|---|
| 비고 | |||