| 연구목표 |
○ 인공지능 프로세서에 특화된 고대역폭 데이터 전송을 위한 LPDDR5용 차세대 초고속 메모리 인터페이스 기술을 개발하고 A.I. 반도체 기술에 적용하여 인공지능 기술 실증 검증○ End Product - LPDDR5 저전력/자가보정 기반 PHY IP (HW) - LPDDR5 인공지능 데이터 연산/전달 특화형 Controller IP (HW) -... |
| 연구내용 |
○ ETRI(주관기관) - LPDDR5 컨트롤러/PHY 핵심 기능블럭 검증을 위한 칩 제작 (1차) - LPDDR5 컨트롤러/PHY 핵심 기능블럭 칩 동작 및 성능시험 - LPDDR5 인공지능 특화형 컨트롤러 및 PHY 기능블록 회로 고도화 설계 - LPDDR5 기반 멀티 앙상블 A.I. 인지프로세서 설계 - LPDDR5 컨트롤러/PHY ... |
| 기대효과 |
(1) 기술적 측면 ○ 메모리 인터페이스의 핵심기술 확보 및 세계 1위 메모리 기술의 초격차 유지 - LPDDR5 인터페이스 기술의 특허권 확보 및 차세대 메모리 인터페이스를 개발할 수 있는 발판을 마련 - 차세대 메모리 반도체 개발에 우위를 선점하며, 중국과 일본, 미국 등과 기술격차를 벌릴 수 있음 - 메모리와 연동하는 인공지능 칩 뿐만 아니... |
| 키워드 |
LVSTL,물리계층,송수신부,저전력 메모리,컨트롤러 |