인공지능용 차세대 3차원 High Bandwidth Memory (HBM) 패키지 Architecture 개발
과제 기본정보
| 과제명 |
인공지능용 차세대 3차원 High Bandwidth Memory (HBM) 패키지 Architecture 개발 |
| 과제고유번호 |
1711116444 |
| 부처명 |
과학기술정보통신부 |
| 시행계획 내 사업명 |
|
| 시행계획 내 사업유형 |
|
예산출처지역 |
대전광역시 |
사업수행지역 |
대전광역시 |
| 계속/신규 과제구분 |
계속과제 |
이전연도 과제번호 |
1711097323 |
| 과제수행연도 |
2020 |
총연구기간 |
2019-06-28 ~
2021-12-31
|
당해연도 연구기간 |
2020-03-01 ~
2020-12-31
|
요약 정보
| 연구목표 |
차세대 인공지능 서버의 저전력 및 고성능을 구현하기 위해 3차원 차세대 Post HBM 패키지 구조를 제안하고 증명한다. TSV와 Active interposer를 이용한 3차원 패키지 구조를 이용하여 이를 실현한다. GPU 와 DRAM 사이에 3차원적으로 2048개 이상의 HBM interposer channel를 구현하고, I/O당 10 Gbps 속도를... |
| 연구내용 |
1) 차세대 인공지능 서버의 저전력화 및 성능 향상에 필수인 Post high bandwidth memory (HBM) architecture 및 패키지 구조를 제시한다. 2) 3차원 Die stacking, Active silicon (Si) interposer 및 Through silicon via (TSV) 구조를 채용하여 GPU와 DRAM 사이의 1... |
| 기대효과 |
I. 활용계획 1) Signal/Power/Thermal integrity (SI/PI/TI) 및 Electromagnetic interference (EMI)를 고려한 설계 기술을 활용한다 2) 차세대 3차원 PIM-HBM 패키지 Architecture 개발 및 설계와 Active interposer에 적용이 가능한 다양한 TSV 구조에 따른 전기적 특성... |
| 키워드 |
고성능,인공지능,3차원,저전력,패키지 |
위탁/공동여부 정보
| 단독연구 |
기업 |
대학 |
국공립(연)/출연(연) |
외국연구기관 |
기타 |
|
|
|
|
|
|
기술 정보
| 연구개발단계 |
개발연구 |
산업기술분류 |
|
| 미래유망신기술(6T) |
IT(정보기술) |
기술수명주기 |
|
| 연구수행주체 |
학 |
과학기술표준분류 |
인공물 > 전기/전자 > 반도체소자·회로 > 달리 분류되지 않는 반도체소자·회로 |
| 주력산업분류 |
|
적용분야 |
제조업(전자부품,컴퓨터,영상,음향및통신장비) |
| 중점과학기술분류 |
|
과제유형 |
|
과제수행기관(업) 정보
| 과제수행기관(업) 정보 |
과제수행기관(업)명 |
한국과학기술원 |
사업자등록번호 |
|
| 연구책임자 |
소속기관명 |
한국과학기술원 |
사업자등록번호 |
|
| 최종학위 |
박사 |
최종학력전공 |
공학 |
사업비
| 국비 |
200,000,000
|
지방비(현금+현물) |
0
|
| 비고 |
|
과제 기본정보
| 과제명 |
인공지능용 차세대 3차원 High Bandwidth Memory (HBM) 패키지 Architecture 개발 |
| 과제고유번호 |
1711116444 |
| 부처명 |
과학기술정보통신부 |
| 시행계획 내 사업명 |
|
| 시행계획 내 사업유형 |
|
| 예산출처지역 |
대전광역시 |
| 사업수행지역 |
대전광역시 |
| 계속/신규 과제구분 |
계속과제 |
| 이전연도 과제번호 |
1711097323 |
| 과제수행연도 |
2020 |
| 총연구기간 |
2019-06-28 ~
2021-12-31
|
| 당해연도 연구기간 |
2020-03-01 ~
2020-12-31
|
요약 정보
| 연구목표 |
차세대 인공지능 서버의 저전력 및 고성능을 구현하기 위해 3차원 차세대 Post HBM 패키지 구조를 제안하고 증명한다. TSV와 Active interposer를 이용한 3차원 패키지 구조를 이용하여 이를 실현한다. GPU 와 DRAM 사이에 3차원적으로 2048개 이상의 HBM interposer channel를 구현하고, I/O당 10 Gbps 속도를... |
| 연구내용 |
1) 차세대 인공지능 서버의 저전력화 및 성능 향상에 필수인 Post high bandwidth memory (HBM) architecture 및 패키지 구조를 제시한다. 2) 3차원 Die stacking, Active silicon (Si) interposer 및 Through silicon via (TSV) 구조를 채용하여 GPU와 DRAM 사이의 1... |
| 기대효과 |
I. 활용계획 1) Signal/Power/Thermal integrity (SI/PI/TI) 및 Electromagnetic interference (EMI)를 고려한 설계 기술을 활용한다 2) 차세대 3차원 PIM-HBM 패키지 Architecture 개발 및 설계와 Active interposer에 적용이 가능한 다양한 TSV 구조에 따른 전기적 특성... |
| 키워드 |
고성능,인공지능,3차원,저전력,패키지 |
위탁/공동여부 정보
| 단독연구 |
기업 |
대학 |
국공립(연)/출연(연) |
외국연구기관 |
기타 |
|
|
|
|
|
|
|
기술 정보
| 연구개발단계 |
개발연구 |
| 산업기술분류 |
|
| 미래유망신기술(6T) |
IT(정보기술) |
| 기술수명주기 |
|
| 연구수행주체 |
학 |
| 과학기술표준분류 |
인공물 > 전기/전자 > 반도체소자·회로 > 달리 분류되지 않는 반도체소자·회로 |
| 주력산업분류 |
|
| 적용분야 |
제조업(전자부품,컴퓨터,영상,음향및통신장비) |
| 중점과학기술분류 |
|
| 과제유형 |
|
과제수행기관(업) 정보
| 과제수행기관(업) 정보 |
| 과제수행기관(업)명 |
한국과학기술원 |
| 사업자등록번호 |
|
| 연구책임자 |
| 소속기관명 |
한국과학기술원 |
| 사업자등록번호 |
|
| 최종학위 |
박사 |
| 최종학력전공 |
공학 |
사업비
| 국비 |
200,000,000
|
| 지방비(현금+현물) |
0
|
| 비고 |
|