과제 상세정보
목록개발 도금 소재 상용화를 위한 HBM2급 8인치 웨이퍼 요소 공정 기술 개발
작성자
관리자
조회수
41
등록일
2024-05-21
사업 정보
| 내역사업 | 소재혁신선도 프로젝트 |
|---|
과제 기본정보
| 과제명 | 개발 도금 소재 상용화를 위한 HBM2급 8인치 웨이퍼 요소 공정 기술 개발 | ||||
|---|---|---|---|---|---|
| 과제고유번호 | 1711119017 | ||||
| 부처명 | 과학기술정보통신부 | ||||
| 시행계획 내 사업명 | |||||
| 시행계획 내 사업유형 | 예산출처지역 | 대전광역시 | 사업수행지역 | 대전광역시 | |
| 계속/신규 과제구분 | 신규과제 | ||||
| 과제수행연도 | 2020 | 총연구기간 | 2020-05-15 ~ 2024-12-31 | 당해연도 연구기간 | 2020-05-15 ~ 2021-02-14 |
요약 정보
| 연구목표 | 본 연구는 8인치 웨이퍼 상 TSV, 재배선층, 범프 포함한 HBM2급 test chip 요소 기술 및 개발 도금 소재 공정 개발을 목표로 함○ 8인치 웨이퍼 상 TSV, 재배선층, 범프 통합된 HBM2급 Test chip 요소 기술 개발 - TSV 공정 요소 기술 개발 - 재배선층/범프 공정 요소 기술 개발○ 8인치 웨이퍼 상 개발 도금 소재 공정 개... | ||
|---|---|---|---|
| 연구내용 | ○ 8인치 웨이퍼 상 TSV, 재배선층, 범프 통합된 HBM2급 Test chip 요소 기술 개발 [TSV 공정 요소 기술 개발] - TSV 제작을 위한 Si Deep RIE(Reactive Ion Etching) 공정 개발 · 직경 ≤ 5 um, 높이 ≥ 50 um - Metal ALD를 이용한 TSV 확산방지층/씨앗층 증착 공정 개발 - ... | ||
| 기대효과 | ○ 8인치 웨이퍼 상 공정 구현을 통한 개발 도금 소재 양산화 검증○ HBM2급 test chip 제조 기술 확보를 통한 팹리스 고객 차세대 제품 개발 평가 대응○ 국내 중소 소재 기업의 개발 도금 소재 평가를 위한 테스트 베드로 활용 가능 | ||
| 키워드 | 실리콘 관통 홀, 재배선층, 범프, 필라, 솔더, 도금공정, 리플로우 공정, 데이지 체인 칩 | ||
위탁/공동여부 정보
| 단독연구 | 기업 | 대학 | 국공립(연)/출연(연) | 외국연구기관 | 기타 |
|---|---|---|---|---|---|
|
기술 정보
| 연구개발단계 | 개발연구 | 산업기술분류 | |
|---|---|---|---|
| 미래유망신기술(6T) | NT(나노기술) | 기술수명주기 | |
| 연구수행주체 | 연 | 과학기술표준분류 | 인공물 > 전기/전자 > 반도체소자·회로 > 반도체 재료 |
| 주력산업분류 | 적용분야 | 제조업(전자부품,컴퓨터,영상,음향및통신장비) | |
| 중점과학기술분류 | 과제유형 |
과제수행기관(업) 정보
| 과제수행기관(업) 정보 | 과제수행기관(업)명 | 나노종합기술원 | 사업자등록번호 | |
|---|---|---|---|---|
| 연구책임자 | 소속기관명 | 나노종합기술원 | 사업자등록번호 | |
| 최종학위 | 박사 | 최종학력전공 | 공학 |
사업비
| 국비 | 190,000,000 | 지방비(현금+현물) | 0 |
|---|---|---|---|
| 비고 | |||