과제 상세정보
목록Si 전사 기반의 M3D 소자 집적 공정과 아키텍쳐 개발 및 검증
작성자
관리자
조회수
93
등록일
2024-05-21
사업 정보
| 내역사업 | 신소자집적검증기술개발 |
|---|
과제 기본정보
| 과제명 | Si 전사 기반의 M3D 소자 집적 공정과 아키텍쳐 개발 및 검증 | ||||
|---|---|---|---|---|---|
| 과제고유번호 | 1711121302 | ||||
| 부처명 | 과학기술정보통신부 | ||||
| 시행계획 내 사업명 | |||||
| 시행계획 내 사업유형 | 예산출처지역 | 대전광역시 | 사업수행지역 | 대전광역시 | |
| 계속/신규 과제구분 | 신규과제 | ||||
| 과제수행연도 | 2020 | 총연구기간 | 2020-07-01 ~ 2023-02-28 | 당해연도 연구기간 | 2020-07-01 ~ 2020-12-31 |
요약 정보
| 연구목표 | 본 세부 과제는 Si 전사 기반의 monolithic 3D (M3D) 플랫폼 구축 및 지속적인 활용을 위한 최적의 아키텍쳐 연구와 풀 웨이퍼 스케일의 대면적 집적 공정 기술의 개발 및 검증을 목표로 함. 상부 소자 저온 공정 기술 개발을 위해, ALD 공정을 이용한 gate-stack 형성 기술, junction 형성을 위한 laser annealing... | ||
|---|---|---|---|
| 연구내용 | o Si M3D 집적 구현을 위한 단위 공정 및 기반 기술 개발 - 하부 Si CMOS wafer 제작 공정 baseline 확립 - 하부 baseline 공정 성능 평가 및 이를 활용한 M3D용 standard cell 제작 - 상부 Si 소자 구현을 위한 저온 공정 기술 개발 및 상부 소자에 특화된 회로 제작 - M3D bas... | ||
| 기대효과 | 본 연구는 Si 전사 기반의 M3D 공정의 baseline을 안정화하고, 적합한 단위 공정들을 개발하는 것으로 Si 소자 중심의 M3D 공정 플랫폼 화에 활용 됨. 상부 소자 집적을 위한 저온 공정의 개발은 M3D 연구를 비롯해 반도체 공정에 널리 쓰일 수 있어 기술 이전 등 다양한 방법으로 가치 창출 가능. 연구를 통해 개발된 M3D내 상/하부 단위 소자... | ||
| 키워드 | 공정 플랫폼,아키텍쳐,저온 공정 기술,대면적 집적 기술,운영 시스템,성능 검증,안정화,범용성 | ||
위탁/공동여부 정보
| 단독연구 | 기업 | 대학 | 국공립(연)/출연(연) | 외국연구기관 | 기타 |
|---|---|---|---|---|---|
|
기술 정보
| 연구개발단계 | 개발연구 | 산업기술분류 | |
|---|---|---|---|
| 미래유망신기술(6T) | IT(정보기술) | 기술수명주기 | |
| 연구수행주체 | 학 | 과학기술표준분류 | 인공물 > 전기/전자 > 반도체소자·회로 > Si 소자 |
| 주력산업분류 | 적용분야 | 기타 산업 | |
| 중점과학기술분류 | 과제유형 |
과제수행기관(업) 정보
| 과제수행기관(업) 정보 | 과제수행기관(업)명 | 한국과학기술원 | 사업자등록번호 | |
|---|---|---|---|---|
| 연구책임자 | 소속기관명 | 한국과학기술원 | 사업자등록번호 | |
| 최종학위 | 박사 | 최종학력전공 | 공학 |
사업비
| 국비 | 700,000,000 | 지방비(현금+현물) | 0 |
|---|---|---|---|
| 비고 | |||