| 연구목표 |
○ 기존 CMOS 기반 난수발생기 대비 소모 전력 및 면적을 현저하게 감소시킬 수 있는 신소자 기반 난수발생기 개발○ 실리콘 나노선(Silicon Nanowire) 기반 저전력/저면적 및 초소형 단위소자 개발CMOS 공정 기술로 1 μm2 이하 면적 단위소자 제작50 nW 이하 전력, 소모 에너지 1.25 pJ/bit 이하, 처리량 40 kbps 이상의 성... |
| 연구내용 |
○ (소자 개발) 단위 공정, 실리콘 나노선 일괄공정 개발 및 소자 제작실리콘 나노선 소자 구조 설계 및 2-D TCAD 시뮬레이션레이아웃, 마스크 제작, 단위 공정 개발100% CMOS 공정으로 실리콘 나노선 기반 난수발생기 단위 소자 제작NIST SP 800-22 표준 평가환경 구축 및 단위소자 난수성 검증실리콘 나노선 출력신호 난수성의 물리적 근원 규... |
| 기대효과 |
○ 활용계획저전력/저면적 난수발생기 개발과 이를 적용한 보안 칩 설계를 통하여 IoT 기기 등의 저전력 환경에서 강력한 보안성 확보 및 제품 경쟁력 향상향상된 난수발생기를 이용한 AES 보안 칩 설계기술 확보와 응용연구 연계 기반 마련국내 보안 및 IoT 산업 분야에 필요한 보안 관련 신소자 및 회로 전문가 인력 확보○ 기대효과신소자 기반 난수발생기 개발과... |
| 키워드 |
저전력,저면적,실리콘 나노선,난수 발생기,씨모스 공정,난수성,에너지 효율,바이리스터 |