관리자
113
2024-05-22
| 내역사업 | (유형1-2)중견연구 |
|---|
| 과제명 | 고성능 시스템반도체의 집적도 향상을 위한 Flicker 노이즈 감쇄 기술을 적용한 Ring VCO 기반 All Digital PLL 개발 | ||||
|---|---|---|---|---|---|
| 과제고유번호 | 1711130976 | ||||
| 부처명 | 과학기술정보통신부 | ||||
| 시행계획 내 사업명 | |||||
| 시행계획 내 사업유형 | 예산출처지역 | 대전광역시 | 사업수행지역 | 대전광역시 | |
| 계속/신규 과제구분 | 신규과제 | ||||
| 과제수행연도 | 2021 | 총연구기간 | 2020-03-01 ~ 2023-02-28 | 당해연도 연구기간 | 2021-03-01 ~ 2022-02-28 |
| 연구목표 | 마이크로프로세서, 메모리 시스템, 유무선 통신시스템 등 다양한 시스템반도체의 고속 구동에 정확한 timing을 제공하는 클락 생성기는 SoC의 전체 성능을 결정하는 가장 중요한 요소 중 하나. CMOS 공정이 미세화와 함께 SoC 고집적화에 대한 요구는 매년 증가하고 있으며, 이러한 요구에 부응하기 위하여 큰 실리콘 면적을 차지하는 LC VCO 기반 PLL... | ||
|---|---|---|---|
| 연구내용 | 목표 성능을 만족시킬 수 있는 PLL 구현을 위해서 Flicker 노이즈 자체가 작은 Ring VCO의 설계와 같은 회로 기술 연구, Flicker 노이즈를 구조적으로 줄일 수 있는 PLL 아키텍쳐 연구, Flicker 노이즈를 감쇄시키는 Digital 알고리즘 연구, 세 가지 Hierarchy의 연구를 함께 진행할 것.1) 실리콘 집적도를 최대화할 수 있... | ||
| 기대효과 | 반도체시스템을 구동하는 클락 신호는 인체의 심박에 비견될 수 있음. 일정한 속도와 안정적인 세기로 인체의 각 기관에 에너지를 공급하는 심박이 신체의 건강에 필수적 이듯이, 고속으로 동작하면서도 정확한 timing을 제공해야하는 클락 신호는 고성능 반도체시스템에 필수 요소. SerDes 등의 유선통신 반도체시스템 및 5G를 필두로 한 무선통신 반도체시스템이 ... | ||
| 키워드 | 클락 생성기,시스템반도체,플리커 노이즈,링오실레이터,디지털 알고리즘 | ||
| 단독연구 | 기업 | 대학 | 국공립(연)/출연(연) | 외국연구기관 | 기타 |
|---|---|---|---|---|---|
|
|
| 연구개발단계 | 기초연구 | 산업기술분류 | |
|---|---|---|---|
| 미래유망신기술(6T) | IT(정보기술) | 기술수명주기 | |
| 연구수행주체 | 학 | 과학기술표준분류 | 인공물 > 전기/전자 > 반도체소자·회로 > SoC |
| 주력산업분류 | 적용분야 | 기타 공공목적 | |
| 중점과학기술분류 | 과제유형 |
| 과제수행기관(업) 정보 | 과제수행기관(업)명 | 한국과학기술원 | 사업자등록번호 | |
|---|---|---|---|---|
| 연구책임자 | 소속기관명 | 한국과학기술원 | 사업자등록번호 | |
| 최종학위 | 박사 | 최종학력전공 | 공학 |
| 국비 | 130,000,000 | 지방비(현금+현물) | 0 |
|---|---|---|---|
| 비고 | |||