과제 상세정보
목록개발 도금 소재 활용 HBM2급 적층 칩 접합 기술 및 신뢰성 향상 기술 개발
작성자
관리자
조회수
44
등록일
2024-05-22
사업 정보
| 내역사업 | 국가핵심소재연구단(플랫폼형) |
|---|
과제 기본정보
| 과제명 | 개발 도금 소재 활용 HBM2급 적층 칩 접합 기술 및 신뢰성 향상 기술 개발 | ||||
|---|---|---|---|---|---|
| 과제고유번호 | 1711132609 | ||||
| 부처명 | 과학기술정보통신부 | ||||
| 시행계획 내 사업명 | |||||
| 시행계획 내 사업유형 | 예산출처지역 | 대전광역시 | 사업수행지역 | 대전광역시 | |
| 계속/신규 과제구분 | 신규과제 | ||||
| 과제수행연도 | 2021 | 총연구기간 | 2020-05-15 ~ 2024-12-31 | 당해연도 연구기간 | 2021-01-15 ~ 2021-12-31 |
요약 정보
| 연구목표 | 본 연구는 과제에서 개발된 도금 소재를 적용한 HBM2급 테스트 칩용 적층 기술 개발 및 개발 적층 기술로 제조한 적층 칩의 신뢰성을 확보하는 것으로서 플럭싱 언더필 소재를 사용하여 플립칩 접합 공정기술을 확보하는 과제임. | ||
|---|---|---|---|
| 연구내용 | ○ 플립칩 접합 공정 기반 적층 소재 및 공정 개발 - 고분자 기반 산화막 제거 및 경화 반응 제어 기술개발 - 접합 공정 온도에 따른 경화 반응 제어를 통한 점도 조절 기술개발 - 경화된 플럭싱 언더필(fluxing underfill)의 유리전이온도 설계 기술개발 - 점도 제어를 통한 솔더와 기판 패드 간 resin trap 방지 기술개발 - 플... | ||
| 기대효과 | [활용계획 및 기대효과]○ 본 과제에서 개발된 소재의 공정성 및 신뢰성을 검증함으로 개발 소재의 상용화를 기술적으로 앞당김.○ 적층 공정을 단축할 수 있는 소재 및 적층 공정을 개발함으로 적층 공정에 소요되는 비용을 저가화할 수 있는 발판을 마련하고 이를 통해 인공지능 모듈의 저 가격화를 유도함.○ 접합 기술은 전자 패키징을 비롯하여 센서, 미니/마이크로 ... | ||
| 키워드 | 실리콘 관통 홀,적층 공정,플립칩 접합,신뢰성,유리전이온도,금속간 화합물,접합 강도,경화 반응 | ||
위탁/공동여부 정보
| 단독연구 | 기업 | 대학 | 국공립(연)/출연(연) | 외국연구기관 | 기타 |
|---|---|---|---|---|---|
|
기술 정보
| 연구개발단계 | 개발연구 | 산업기술분류 | |
|---|---|---|---|
| 미래유망신기술(6T) | 기타 | 기술수명주기 | |
| 연구수행주체 | 연 | 과학기술표준분류 | 인공물 > 전기/전자 > 전기전자부품 > 달리 분류되지 않는 전기전자부품 |
| 주력산업분류 | 적용분야 | 제조업(전자부품,컴퓨터,영상,음향및통신장비) | |
| 중점과학기술분류 | 과제유형 |
과제수행기관(업) 정보
| 과제수행기관(업) 정보 | 과제수행기관(업)명 | 한국전자통신연구원 | 사업자등록번호 | |
|---|---|---|---|---|
| 연구책임자 | 소속기관명 | 한국전자통신연구원 | 사업자등록번호 | |
| 최종학위 | 박사 | 최종학력전공 | 공학 |
사업비
| 국비 | 280,000,000 | 지방비(현금+현물) | 0 |
|---|---|---|---|
| 비고 | |||