관리자
47
2024-05-22
내역사업 | 신소자집적·검증기술 |
---|
과제명 | 차세대 2단자, 3단자 기반 시냅스 소자용 플랫폼 개발 | ||||
---|---|---|---|---|---|
과제고유번호 | 1711132957 | ||||
부처명 | 과학기술정보통신부 | ||||
시행계획 내 사업명 | |||||
시행계획 내 사업유형 | 예산출처지역 | 대전광역시 | 사업수행지역 | 대전광역시 | |
계속/신규 과제구분 | 신규과제 | ||||
과제수행연도 | 2021 | 총연구기간 | 2019-06-28 ~ 2021-12-31 | 당해연도 연구기간 | 2021-01-01 ~ 2021-12-31 |
연구목표 | 차세대 2단자, 3단자 기반 시냅스 소자용 플랫폼 기술 개발 | ||
---|---|---|---|
연구내용 | 1. 시냅스 소자를 검증할 수 있는 디지털 회로/아날로그 회로 칩 구현(TP1/TP2)2. 제작된 chip platform 상단에 멤리스터(TaOx/Ta2O5)를 8인치 공정으로 적층(TP3)3. 제작된 chip platform 상단에 synaptic transistor 저온 적층 및 공정(TP4)4. 멤리스터 및 synaptic transistor 소자 ... | ||
기대효과 | 1. 대학-Fab Center와 컨소시엄을 구성, 본 연구를 통해 2단자, 3단자 범용 플랫폼을 개발하면, 인공지능 시스템 개발 기반기술, 차세대 컴퓨팅 시스템 등의 기술 조기 상용화 추진 가능.2. CMOS 상 멤리스터 어레이 제작 방법, 멤리스터 어레이 검증용 회로 등 원천 IP 확보를 통해, 기술 이전을 타진해 볼 수 있음.1. 반도체 산업은 우리나라... | ||
키워드 | 플랫폼,2단자 소자,3단자 소자,멤리스터,화합물 |
단독연구 | 기업 | 대학 | 국공립(연)/출연(연) | 외국연구기관 | 기타 |
---|---|---|---|---|---|
|
연구개발단계 | 기초연구 | 산업기술분류 | |
---|---|---|---|
미래유망신기술(6T) | NT(나노기술) | 기술수명주기 | |
연구수행주체 | 학 | 과학기술표준분류 | 인공물 > 전기/전자 > 반도체소자·회로 > 반도체 재료 |
주력산업분류 | 적용분야 | 제조업(전기 및 기계장비) | |
중점과학기술분류 | 과제유형 |
과제수행기관(업) 정보 | 과제수행기관(업)명 | 한국과학기술원 | 사업자등록번호 | |
---|---|---|---|---|
연구책임자 | 소속기관명 | 한국과학기술원 | 사업자등록번호 | |
최종학위 | 박사 | 최종학력전공 | 공학 |
국비 | 180,000,000 | 지방비(현금+현물) | 0 |
---|---|---|---|
비고 |