과제 상세정보
목록고성능 반도체시스템을 위한 초저잡음 클락 생성기의 고집적화 회로 설계 기법 연구
작성자
관리자
조회수
46
등록일
2024-05-22
사업 정보
| 내역사업 | 박사과정생연구장려금지원 |
|---|
과제 기본정보
| 과제명 | 고성능 반도체시스템을 위한 초저잡음 클락 생성기의 고집적화 회로 설계 기법 연구 | ||||
|---|---|---|---|---|---|
| 과제고유번호 | 1345354780 | ||||
| 부처명 | 교육부 | ||||
| 시행계획 내 사업명 | |||||
| 시행계획 내 사업유형 | 예산출처지역 | 대전광역시 | 사업수행지역 | 대전광역시 | |
| 계속/신규 과제구분 | 신규과제 | ||||
| 과제수행연도 | 2022 | 총연구기간 | 2022-06-01 ~ 2024-05-31 | 당해연도 연구기간 | 2022-06-01 ~ 2023-05-31 |
요약 정보
| 연구목표 | 본 연구자가 ISSCC'22에서 발표하였던 기술 (현 세계 최고 성능)의 지터 성능을 30% 이상 개선하고 프랙셔널 스퍼 성능을 5dBc 이상 낮추어 256QAM과 같은 고성능 반도체의 노이즈 기준을 만족시키는 동시에 상용화를 위해 lock time, calibration time을 줄이고자 합니다.고성능 반도체의 엄격한 노이즈 기준으로 인하여, 많은 실리... | ||
|---|---|---|---|
| 연구내용 | 면적 효율적인 링 오실레이터 기반 디지털 클락 생성기가 고성능 반도체에서 상용화하기 위해서는 빠른 위상 교정 및 빠른 디지털 교정을 필요로 합니다. Proportional path 의 loop fliter-gain이 클수록, lock time은 줄어드나, freqeuncy acquisition (PLL Lock) 이후 달성 가능한 지터 성능이 열화됩니다. ... | ||
| 기대효과 | 본 연구를 통하여 CMOS 공정을 이용한 초광대역, 초저잡음 신호를 생성하는 기술을 개발함으로써 5/6G 통신의 핵심 반도체 기술 선점을 가능합니다. FR1 band (5G), Legacy band와 NR band의 고성능 통신용 초광대역 PLL을 (LC 오실레이터 기반 아날로그 PLL을 대체하여) 링 오실레이터 기반 디지털 PLL로 구현 가능함에 따라,... | ||
| 키워드 | LO 신호 생성기,차세대 모바일 통신,초저잡음 신호 생성기,빠른 위상 교정,빠른 디지털 교정,분수형 위상 교 | ||
위탁/공동여부 정보
| 단독연구 | 기업 | 대학 | 국공립(연)/출연(연) | 외국연구기관 | 기타 |
|---|---|---|---|---|---|
|
기술 정보
| 연구개발단계 | 기초연구 | 산업기술분류 | |
|---|---|---|---|
| 미래유망신기술(6T) | IT(정보기술) | 기술수명주기 | |
| 연구수행주체 | 학 | 과학기술표준분류 | 인공물 > 전기/전자 > 기타전기/전자 > 달리 분류되지 않는 전기/전자 |
| 주력산업분류 | 적용분야 | 제조업(전자부품,컴퓨터,영상,음향및통신장비) | |
| 중점과학기술분류 | 과제유형 |
과제수행기관(업) 정보
| 과제수행기관(업) 정보 | 과제수행기관(업)명 | 한국과학기술원 | 사업자등록번호 | |
|---|---|---|---|---|
| 연구책임자 | 소속기관명 | 한국과학기술원 | 사업자등록번호 | |
| 최종학위 | 박사 | 최종학력전공 | 공학 |
사업비
| 국비 | 20,000,000 | 지방비(현금+현물) | 0 |
|---|---|---|---|
| 비고 | |||