과제 상세정보
목록차세대 CPI 및 반도체 배선 전기적 설계 및 평가 기술 개발
작성자
관리자
조회수
181
등록일
2024-05-22
사업 정보
| 내역사업 | 신소자원천기술개발 |
|---|
과제 기본정보
| 과제명 | 차세대 CPI 및 반도체 배선 전기적 설계 및 평가 기술 개발 | ||||
|---|---|---|---|---|---|
| 과제고유번호 | 1711156101 | ||||
| 부처명 | 과학기술정보통신부 | ||||
| 시행계획 내 사업명 | |||||
| 시행계획 내 사업유형 | 예산출처지역 | 대전광역시 | 사업수행지역 | 대전광역시 | |
| 계속/신규 과제구분 | 신규과제 | ||||
| 과제수행연도 | 2022 | 총연구기간 | 2020-07-01 ~ 2023-02-28 | 당해연도 연구기간 | 2022-01-01 ~ 2023-02-28 |
요약 정보
| 연구목표 | 본 연구는 칩 내 배선과 패키지 기술에 대한 통합 연구 개발을 목표로 함차세대 고집적 Heterogeneous System에 적용 가능한 저전력, 고성능 CPI(Chip-Package Interface) 구조의 개발 -Heterogeneous System은 TSV(Through Silicon Via)와 interposer 기술을 활용해 이종 반도체 간... | ||
|---|---|---|---|
| 연구내용 | A. 3D 적층 구조를 위한 TSV의 전기적 해석 및 설계 기술 연구1) 3D 적층 구조를 위한 TSV의 전기적 모델링 방법 연구2) 저전력, 고대역폭 신호 전송을 위한 TSV 배치 구조 최적화 연구3) 최적화된 TSV 구조의 저전력/고대역폭 성능 검증을 위한 Test Vehicle 1의 전기적 설계 및 전기적 성능 평가 기술 개발B. 2.5D 패키지... | ||
| 기대효과 | I.활용계획 -Signal/Power (SI/PI) 및 Electromagnetic interference (EMI)를 고려한 저전력 CPI 및 반도체 배선 설계 기술에 활용II. 기대효과 -본 기술 개발을 통해 차세대 저전력/고성능/고신뢰성 CPI 기술과 반도체 배선 기술을 확보하면, 국내 기업인 삼성전자, SK 하이닉스 등과 함께 파운드리 시장을 ... | ||
| 키워드 | 고성능,실리콘 관통 홀,저전력,신호 및 전력 무결점성,패키지,인터포저,배선물질,반도체 배선 | ||
위탁/공동여부 정보
| 단독연구 | 기업 | 대학 | 국공립(연)/출연(연) | 외국연구기관 | 기타 |
|---|---|---|---|---|---|
|
기술 정보
| 연구개발단계 | 개발연구 | 산업기술분류 | |
|---|---|---|---|
| 미래유망신기술(6T) | IT(정보기술) | 기술수명주기 | |
| 연구수행주체 | 학 | 과학기술표준분류 | 인공물 > 전기/전자 > 반도체소자·회로 > 달리 분류되지 않는 반도체소자·회로 |
| 주력산업분류 | 적용분야 | 기타 공공목적 | |
| 중점과학기술분류 | 과제유형 |
과제수행기관(업) 정보
| 과제수행기관(업) 정보 | 과제수행기관(업)명 | 한국과학기술원 | 사업자등록번호 | |
|---|---|---|---|---|
| 연구책임자 | 소속기관명 | 한국과학기술원 | 사업자등록번호 | |
| 최종학위 | 박사 | 최종학력전공 | 공학 |
사업비
| 국비 | 390,000,000 | 지방비(현금+현물) | 0 |
|---|---|---|---|
| 비고 | |||