과제 상세정보
목록차세대 CPI 및 반도체 배선을 위한 소재 및 공정 개발
작성자
관리자
조회수
144
등록일
2024-05-22
사업 정보
| 내역사업 | 신소자원천기술개발 |
|---|
과제 기본정보
| 과제명 | 차세대 CPI 및 반도체 배선을 위한 소재 및 공정 개발 | ||||
|---|---|---|---|---|---|
| 과제고유번호 | 1711156853 | ||||
| 부처명 | 과학기술정보통신부 | ||||
| 시행계획 내 사업명 | |||||
| 시행계획 내 사업유형 | 예산출처지역 | 대전광역시 | 사업수행지역 | 대전광역시 | |
| 계속/신규 과제구분 | 신규과제 | ||||
| 과제수행연도 | 2022 | 총연구기간 | 2020-07-01 ~ 2023-02-28 | 당해연도 연구기간 | 2022-01-01 ~ 2023-02-28 |
요약 정보
| 연구목표 | 본 연구에서는 패키지 기술과 칩 내 배선에 대한 소재 및 신뢰성 분야에서 재료, 공정 상의 체계적인 연구를 통하여 차세대 지능형 반도체 기술 개발을 수행함.고신뢰성 2.5D/3D CPI를 위한 접합 소재 및 접합 기술 개발 - Chip to Interposer 접속을 위한 비전도성 필름(NCFs) 개발 - Solder flip chip bump 구조를 ... | ||
|---|---|---|---|
| 연구내용 | 1. 고신뢰성 2.5D/3D CPI를 위한 접합 소재 및 접합 기술 개발- Sn-Ag Solder bump 구조를 가지는 Chip과 Interposer 설계 및 제작NCFs의 YDCN, YDPN631 함량 조절 및 물성 분석을 통한 최적화된 NCFs 개발 완료- Curing Peak temperature에 따른 Solder joint 관찰 및 Daisy c... | ||
| 기대효과 | 활용계획 - 2.5/3D CPI 재료 및 공정 기술은 20㎛ 범프 피치를 갖는 차세대 HBM 모듈의 접합 및 현재 핵심 반도체 기술인 AP프로세서 및 모듈 부분에 3D TSV를 이용한 칩 적층 기술을 적용하여 TSV 적층 소재를 곧바로 산업에 응용할 수 있음 - 미세화 과정에서 Cu 배선을 효과적으로 대체해 배선의 미세화와 R/C delay 문제를 동시... | ||
| 키워드 | 전자 패키징,실리콘 관통전극,고대역폭 메모리,비전도 접속 필름,저전력 반도체,원자층증착법,비저항,신뢰성 | ||
위탁/공동여부 정보
| 단독연구 | 기업 | 대학 | 국공립(연)/출연(연) | 외국연구기관 | 기타 |
|---|---|---|---|---|---|
|
기술 정보
| 연구개발단계 | 개발연구 | 산업기술분류 | |
|---|---|---|---|
| 미래유망신기술(6T) | NT(나노기술) | 기술수명주기 | |
| 연구수행주체 | 학 | 과학기술표준분류 | 인공물 > 재료 > 금속재료 > 금속재료공정기술 |
| 주력산업분류 | 적용분야 | 기타 공공목적 | |
| 중점과학기술분류 | 과제유형 |
과제수행기관(업) 정보
| 과제수행기관(업) 정보 | 과제수행기관(업)명 | 한국과학기술원 | 사업자등록번호 | |
|---|---|---|---|---|
| 연구책임자 | 소속기관명 | 한국과학기술원 | 사업자등록번호 | |
| 최종학위 | 박사 | 최종학력전공 | 공학 |
사업비
| 국비 | 595,000,000 | 지방비(현금+현물) | 0 |
|---|---|---|---|
| 비고 | |||