Graphene Spin Transistor and Graphene Rashba Spin Logic GAte for All-electrical Operation at Room Temperature
지식재산권 상세정보
| 과제 |
high-κ 절연체 터널장벽을 활용한 초저전력 2D-3D 전이금속 디켈코게나이드 초저전력 TFET와 로직 회로의 개발 |
| 지식재산권명 |
Graphene Spin Transistor and Graphene Rashba Spin Logic GAte for All-electrical Operation at Room Temperature |
| 성과고유번호 |
PTR-2021-00212087027 |
성과발생연도 |
2021 |
국내외구분 |
국외 |
| 출원/등록번호 |
1020210078788 |
출원/등록일자 |
2021-06-17 |
출원/등록기관 |
Korea advanced Institute of Science and Technology |
| 출원/등록기관 사업자등록번호 |
|
특허유형 |
특허 |
출원/등록구분 |
출원 |
| 기여율 |
100.0 % |
공개여부 |
공개 |
| 증빙자료 |
|
| 최초등록 |
관리자,
2024-04-11 PM 02시 59분
|
최종수정 |
관리자,
2024-10-24 PM 01시 39분
|
지식재산권 상세정보
| 과제 |
high-κ 절연체 터널장벽을 활용한 초저전력 2D-3D 전이금속 디켈코게나이드 초저전력 TFET와 로직 회로의 개발 |
| 지식재산권명 |
Graphene Spin Transistor and Graphene Rashba Spin Logic GAte for All-electrical Operation at Room Temperature |
| 성과고유번호 |
PTR-2021-00212087027 |
| 성과발생연도 |
2021 |
| 국내외구분 |
국외 |
| 출원/등록번호 |
1020210078788 |
| 출원/등록일자 |
2021-06-17 |
| 출원/등록기관 |
Korea advanced Institute of Science and Technology |
| 출원/등록기관 사업자등록번호 |
|
| 특허유형 |
특허 |
| 출원/등록구분 |
출원 |
| 기여율 |
100.0 % |
| 공개여부 |
공개 |
| 증빙자료 |
|
| 최초등록 |
관리자,
2024-04-11 PM 02시 59분
|
| 최종수정 |
관리자,
2024-10-24 PM 01시 39분
|