초 저 잡음 분수형 서브-샘플링 위상 고정 루프을 위한 전압 영역 양자화 오류 제거기술
지식재산권 상세정보
| 과제 |
고성능 시스템반도체의 집적도 향상을 위한 Flicker 노이즈 감쇄 기술을 적용한 Ring VCO 기반 All Digital PLL 개발 |
| 지식재산권명 |
초 저 잡음 분수형 서브-샘플링 위상 고정 루프을 위한 전압 영역 양자화 오류 제거기술 |
| 성과고유번호 |
PTR-2021-00212092617 |
성과발생연도 |
2021 |
국내외구분 |
국내 |
| 출원/등록번호 |
1020210027214 |
출원/등록일자 |
2021-03-02 |
출원/등록기관 |
한국과학기술원 |
| 출원/등록기관 사업자등록번호 |
|
특허유형 |
특허 |
출원/등록구분 |
출원 |
| 기여율 |
33.33 % |
공개여부 |
공개 |
| 증빙자료 |
|
| 최초등록 |
관리자,
2024-04-11 PM 03시 14분
|
최종수정 |
관리자,
2024-10-24 PM 01시 43분
|
지식재산권 상세정보
| 과제 |
고성능 시스템반도체의 집적도 향상을 위한 Flicker 노이즈 감쇄 기술을 적용한 Ring VCO 기반 All Digital PLL 개발 |
| 지식재산권명 |
초 저 잡음 분수형 서브-샘플링 위상 고정 루프을 위한 전압 영역 양자화 오류 제거기술 |
| 성과고유번호 |
PTR-2021-00212092617 |
| 성과발생연도 |
2021 |
| 국내외구분 |
국내 |
| 출원/등록번호 |
1020210027214 |
| 출원/등록일자 |
2021-03-02 |
| 출원/등록기관 |
한국과학기술원 |
| 출원/등록기관 사업자등록번호 |
|
| 특허유형 |
특허 |
| 출원/등록구분 |
출원 |
| 기여율 |
33.33 % |
| 공개여부 |
공개 |
| 증빙자료 |
|
| 최초등록 |
관리자,
2024-04-11 PM 03시 14분
|
| 최종수정 |
관리자,
2024-10-24 PM 01시 43분
|